開発実績
トップ > 業務案内 > 開発スキル > 開発実績

通信系

開発項目 光通信ボード
主要チップ FPGA：Stratix Ⅴ（ALTERA)
光トランスミッタ：AFBR-810BEPZ
光レシーバ：AFBR-820BEPZ
メモリ：DDR3　SDRAM
概要 PCI-Express Gen3 ×8仕様の光I/Fの通信ボード。
データを光変換して高速で送受信する。
送信側：12チャネルパラレルトランスミッタ、10Gbps/channel
受信側：12チャネルパラレルレシーバ、10Gbps/channel
開発項目 100BASE-TXイーサネットハブボード
主要チップ イーサネットスイッチ：VSC7420（Microsemi)
概要 VME規格の基板上にMicrosemi社のVSC7420を複数使用し、13チャンネルの100BASE-TX信号に対しL2スイッチの役割をするボード。
ハブ仕様：準拠規格：IEEE802.3u（100BASE-TX)、IEEE802.3(10BASE-T)
ポート数：13ポート
開発項目 CPUボード
主要チップ メインCPU：QorIQ：T1024(NXP）
OS：vxWorks6.9（Windriver）
サブCPU：NIOSⅡCPU（ALTERA）
OS：NORTi（MISPO）
FPGA：CycloneⅤ（ALTERA）
MIL-STD-1553B：BU-64843H8-E02（DDC)
Ethernet：100BASE-TX
概要 コンソールパネル制御用のRS-422通信9chを司るCPUボード
メインCPUにQorIQ　T1024を使用、OSはvxWorks6.9を搭載。
サブCPUとしてNIOSⅡ　CPUを使用、OSはNORTiを搭載。

サブCPUは9chのRS-422通信制御を担い、メインCPUはサブCPUからのコンソールパネル制御情報を受け取り、Ethernet経由でコンソール画面制御部へその情報を受け渡す。
外部I/FにはMIL-STD-1553Bを搭載する。
開発項目 通信信号アナライザ
主要チップ FPGA：Zynq-7000（XILINX)
OS：Linux
Ethernet：LAN8820-ABZJ（Microchip）
USB2.0：CYUSB3014（Cypress)
概要 専用通信方式の伝送ラインに接続し、通信信号のモニタを行う装置。
伝送ラインは2ch実装し、各ch独立にモニタが可能。
各chは光とメタルの2種類のI/Fを持っている。

信号処理系

開発項目 車載ボード
主要チップ FPGA：Zynq UltraScale+（XILINX)
メモリ：DDR4_SDRAM
概要 自動車に搭載される安全装置関連のボード開発。
開発項目 LDPC信号処理ボード
主要チップ FPGA：Stratix Ⅴ（ALTERA)
概要 PCI-Express Gen3 ×8 仕様で行列H(l,r,L)をベース行列とする拡大次数Mの空間結合符号を LDPC により誤り訂正を行うボード。
行列の l,r,L,拡大次数 M の値は l：4、r：12、L：65、M：100 で 19500×6800の行列演算を行い、LDPC による誤り訂正回路を実装。
訂正後のビットレートは 400Mbps。
開発項目 キャリアボード
主要チップ FPGA：Cyclone Ⅲ（ALTERA)
USB_C：FT2232（FTDI)
LAN-SW：KSZ8995（MICREL)
概要 ComExpress type2、type6、type10に対応したキャリアボード。
DisplayPORT：1ポート、USB2.0：5ポート、LAN(100BASE-T)：3ポート、ｍSATA：1ポート、SM Bus：1ポート、I2C：1ポート
開発項目 キャリアボード
主要チップ LPC IO：F71879(Fintek)
LANC：WG82574L（INTEL)
CPLD：XC95144XL（XILINX)
SIOC：PI7C9X7958（Pericom)
DVI：AD8195A（AnalogDevices)
Audio Codec：ALC866（Realtek)
概要 ComExpress type6に対応したキャリアボード。
DVI：2ポート、SATA：2ポート、LAN(10/100/1000BASE-T)：3ch、USB3.0：2ポート、RS-232C：1ch、RS422：8ch、Audio：入力：1ポート　出力：1ポート
開発項目 キャリアボード
主要チップ FPGA：MAX10
USB3.0ブリッジ：TUSB7320（TI)
SATAブリッジ：88SE9120（Maxim)
Audio DAC：PCM2706（TI)
EZ-USB FX3：CYUSB3014（Cypress)
SIOC：MAX3241（Maxim)
概要 ComExpress type6に対応したキャリアボード。
VGA：1ポート、LAN（10/100/1000BASE-T)：1ポート、USB2.0/3.0：2ポート
RS232C：2ポート、SATA：2ポート、Audio out：1ポート、GPIO：IN：4bit、OUT：4bit

画像・音声処理系

開発項目 グラバーボード
主要チップ FPGA：Kintex（XILINX)
FPGA:Airtix（XILINX)
概要 カメラの画像取り込みボード
表面欠陥検査装置、等の画像取り込み用として使用されている。
カメラ入力のI/Fとしては、Camera Link入力とCoaXPress入力の2種類がある。
CoaXPressはCXP-1(1.25Gbit/s)、CXP-3（3.12Gbit/s)、CXP-6(6.25Gbit/s)に対応。
Camera Linkは320Mbyte/s。
開発項目 H.265画像圧縮装置
主要チップ エンコーダ：MB86M31(socionext）
概要 映像データをH.265/HEVC方式でリアルタイムに圧縮する装置。
開発項目 画像記録装置
主要チップ FPGA：Artix-7（XILINX)
概要 ラインセンサー・カメラ（Camera Link、CoaXPress）からの画像データをリアルタイムで記録媒体（HDD、SSD)に録画する装置。
また、ComExpressへの入力/出力機能を持っている。
Camera Link：画像入力I/F：BASE/MEDIUM、画素レート：320MHz
CoaXPress：画像入力I/F：CXP-2 Single、CXP-2(Dual)、CXP-3(Single)
画素レート：320MHz
開発項目 Mpeg over IP
主要チップ 専用LSI
概要 HD映像信号をMpeg2で圧縮し、圧縮した映像データをIP化してマルチキャストで配信する装置。
開発項目 粒子形状解析装置
主要チップ Windows7(64bit版)
概要 搬送液を通過する粒子をCCDカメラで取り込み、取り込んだ画像から各粒子の形状（面積、最大長、周囲長、円相当径、他）をソフトウェアでリアルタイムに計算、集計、解析を行う装置。
フレームレート：12フレーム/s以上
画素数：1,392(H)×1,049(V)画素/フレーム程度

検査機系

開発項目 表面欠陥検査装置
主要チップ FPGA：Kintex（XILINX)
概要 CoaXPressで入力したワークの表面画像から欠陥を検出する装置。
画像データ転送速度：320MHz
開発項目 半導体関連検査システム
主要チップ FPGA：Stratix Ⅴ（ALTERA)
またはStratix 10（ALTERA)
メモリ：QDR2＋SRAM
概要 レクチル欠陥検査装置。
CADデータを多値の画像データに展開する。
展開された画像データに対して各種（リサイズ、コーナー丸め、フィルタリング）の画像処理を行う。
この画像とレクチルの取り込み画像を比較して欠陥を検出する。
画像処理能力：1.6Gpixcel/s
Stratix Ⅴで構築した装置とStratix 10で構築した装置の2種類がある。
画像処理能力は同じ1.6Gpixcel/sであるが、処理能力の高いStratix 10を使用することによりダウンサイジング化や画素データの分解能を上げることが可能になる。
開発項目 海外安全規格に準拠した半導体製造装置　ユニット、ケーブルの設計・製作
概要 半導体製造設備のユニット、ケーブルを設計・製作。
ユニット、ケーブルは海外の各種安全規格（NFPA、SEMI 等）に準拠した仕様で設計・製作を行っている。

アナログ系

開発項目 DAADボード
主要チップ FPGA：Kintex（XILINX)
DAC：MAX5888（MAXIUM)
ADC：LTC2207（Linear Technology)
概要 PCI-Express　Gen2 ×8仕様のDA、ADボード
DACを3チャンネル、ADCを1チャンネル実装。
サンプリング速度：DAC：16bit、250Msps、ADC：16bit、250Msps
開発項目 センサ制御ボード
主要チップ FPGA：StratixⅣ（ALTERA)
ADC：AD9434（AnalogDevices)
概要 センサの駆動制御、モータ制御、センサからの微弱信号をA/D変換するボード。
サンプリング速度：ADC：500Msps×2ch = 1Gsps
開発項目 ガスエンジンコントローラボード
主要チップ FPGA：Cyclone Ⅳ（ALTERA)
CANコントローラ：IA82527PQF44AR2(INNOVASIC)
ADC：ADC128S102CIMT（AnalogDevices）
概要 エンジンを制御するための多数のセンサ入力信号を、ADコンバータより取り込む。
取り込んだデータからCPU(NIOS2)がPWM回路の制御をすることでアクチュエータ等を動作させエンジンの制御を行っている。
CPUとしてFPGA内にNIOS2のIPを実装、OSはNORTi4.4Bを使用。
また、FPGA内にノッキングセンサ用としてFFTのIPを使用。
開発スキルに戻る
TOP